首页 > 版块 > 电路设计 > 帖子正文

深入讲解TTL门电路工作原理

鲁肃 发布于 2021-11-08 17:26
收藏 0 回复 0 浏览 270 原创

深入讲解TTL门电路工作原理

在硬件电路中,大家可能会用到逻辑门这样的数字器件,然而对于这样的数字器件,内部工艺结构来份的话主要有2个大的分支:一个是晶体管构成的,另一个是场效应管构成的。很多工程师也听说过TTL电平和CMOS电平,其实就是指的由这两种工艺构成的逻辑门电路,可以对比大家常用开关管当中的三极管和MOS管,就容易区分了。

那么,今天就来先介绍一下TTL门电路。其实,TTL门电路也分很多种,比如说非门、与非门、或非门、与或非门以及OC输出的与非门。虽然种类多,但是基本的工作原理都是类似的。所以,接下来就介绍一个经典的TTL与非门电路,理解了它的基本工作原理,其他的自然也就知道了。

我们以74LS00这款集成芯片逻辑门为例,它内部就是由晶体管构成的。它的原理图符号如下图所示:

image.png

它的内部结构是什么样子的呢?如下图所示:

image.png

(图1

我们先来认识这3个级:输入级、中间级、输出级。

image.png

(图2

输入级:T1是多发射极晶体管,可以把它看成二极管构成的,如图2所示。所以根据图中就能看出来,输入级就是一个与门电路:Y’ = A·B。只有当AB都为 1 时,Y’ 才会输出 1,其余Y’都为 0

 

中间级:由三极管T2和电阻R2R3组成。在电路的开通过程中利用T2的放大作用,为输出管T3提供较大的基极电流,加速了输出管的导通。所以,中间级的作用是提高输出管的开通速度,改善电路的性能

image.png

(图3)

输出级:由三极管T3T4、二极管D4和电阻R4组成。如图3所示,图3a)是三极管非门电路,图3b)是TTL与非门电路中的输出级。从图中可以看出,输出级由三极管T3实现逻辑非的运算。但在输出级电路中用三极管T4、二极管D4R4组成的有源负载替代了三极管非门电路中的R4,目的是使输出级具有较强的负载能力。其中D4可以起到三极管be反向击穿的保护作用。

 

在理解了每一级工作原理后,下面结合整个内部电路一起分析它的工作逻辑。在下面的分析中假设输入高、低电平分别为3.6V0.3VPN导通压降为0.7V

image.png

1AB输入全为高电平≥2.0V(逻辑1

image.png

如果不考虑T2的存在,则应有Vb1=VA+0.72.7V。显然,在存在T2T3的情况下,T2T3的发射结必然同时导通。而一旦T2T3导通之后,Vb1便被钳在了2.1VVb1=0.7×3=2.1V),所以T1的发射结反偏,而集电结正偏,称为倒置放大工作状态。由于电源通过R1T1的集电结向T2提供足够的基极电位,使T2饱和,T2的发射极电流在R3上产生的压降又为T3提供足够的基极电位,使T3也饱和,所以输出端的电位为VY = Vce_sat 0.3V(<0.4V), Vce_satT3饱和压降。

可见实现了与非门的逻辑功能之一:输入全为高电平时,输出为低电平。

 

2)AB任意一个输入低电平≤0.8V(逻辑0

image.png

当输入端中有一个或几个为低电平(逻辑0)时,T1的基极与发射级之间处于正向偏置,该发射结导通,T1的基极电位被钳位到Vb1=VB+0.71.5V

1、Vb11.4时,T2T3都截止。由于T2截止,由工作电源VCC流过R2的电流仅为T4的基极电流,这个电流较小,在R2上产生的压降就小,可以忽略,所以Vb4VCC = 5V,使T4D4导通,则有:VY=Vce=VCC-Vbe4-Ud=5-0.7-0.7=3.6V

 

2、1.4VVb11.5V时,T2放大导通状态而T3依旧截止,所以在R2两端会产生压降,此时,Vb4 = VCC - V2,假设V2 1.2V,那么VY=Vce=VCC-V2 - Vbe4-Ud=5-1.2-0.7-0.72.4V。而实际上,逻辑门输出电平≥2.4V就认为是高电平。

可见实现了与非门的逻辑功能的另一方面:输入有低电平时,输出为高电平。

综合上述两种情况,该电路满足与非的逻辑功能,是一个与非门。


0 0
发表评论 侵权投诉
评论 (0)

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表乌云踏雪网立场。

文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。